篮球24秒电子计时器课程设计报告

篮球24秒电子计时器设计报告1设计内容及要求1.1具备显示24秒计时功能1.2计时器为递减工作，间隔为1S1.3递减到0时发声光报警信号1.4设置外部开关，控制计时器的清0，启动及暂停2方案选择和电路工作原理2.1分析要求，画原理框图  24秒计时器的总体方框图如图2.1所示。它包括秒脉冲发生器，计数器，译码显示电路，报警电路和控制电路等五个部分组成。其中计数电路是系统的主要部分。计数器完成24秒计时功能，而控制电路完成计数器的清零，启动，暂停等功图2.1原理框图能。  秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，电路采用555集成电路组成的多谐振荡器构成  译码显示电路用74LS48和共阴极七段LED显示器组成。报警电路用发光二极管和蜂鸣器组成。图2.2.1方案一电路图2.2方案选择2.2.1方案一电路如图2.2.1，该方案的计数部分是由具有十进制加计数功能的74LS90芯片和具有十六进制加计数功能的74LS161芯片等组成的减计数电路。  接通电源后，打开555多谐振荡电路发出秒脉冲。将S2拨向连续，当S1置于“置数”位置时74LS90立刻置9，此时十位显示器显示数字2，而当脉冲上升沿输入74LS161时，该芯片第一次置数“11”，由于反向器作用，显示器显示”4”。将S1拨向“计时”，电路开始倒计时。当个位显示9后，LD的输入变为高电平，使161自动第二次置数15，个位显示0，同时74LS90计数加一，十位显示减一。十位上的译码器的接线，使其只能在0，1，2之间循环。当显示变为00时，自动停止计数，同时发出声光报警信号。  S2拨向“暂停”时，能实现即时暂停。  接通电源时，需注意将J1拨向置数位置，否则低位将会从F开始递减。2.2.2方案二  电路如图2.2.2，该方案计数部分有两片74LS192十进制可编程加/减计数器等组成。它的计数原理是：只有当低位BO1端发出借位脉冲时，高位计数器才作减计数。当高低位计数器全处于零，且低位没有脉冲输入时，置数端LD=0, 计数器完成并行置数，在低位有时钟输入的情况下，计数器再进行下一次减计数。图2.2.2方案二电路图 J1实现连续/暂停,J2实现置数/计数功能，J3为清零鍵。当显示减为00时高位BO端发出借位脉冲，使低位芯片无脉冲输入，电路停止计数，同时LED发出报警信号。2.2.3方案选择  两方案的秒脉冲发生部分都是有555多谐振荡电路组成，基本无多大区别。主要区别在于计数部分，方案一采用加计数器，方案二采用减计数器。由电路结构来看，方案一用到了异或门和七个非门，较方案二复杂的多。在功能实现方面，方案二满足设计要求，而方案一中的低位由74LS161和非门构成，显示数字为161输出二进制数的反码所对应的数，0即二进制0000对应1111，74LS161不能实现，因此不能实现清零功能。但个人认为篮球计时器从24秒倒计时，置数24秒就相当于清零，所以清零电路可以省去。方案一在接通电源时若将置数鍵置于计数位置，74LS161将从0000开始加计数对应反码1111无法显示，而方案二不会出现该问题。综合分析，采用方案二。3单元电路设计3.1倒计时电路  该电路主要由两片71LS192构成。74LS192是双时钟方式的十进制可逆计数器。 CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出，BO为借位输出：0000状态后负脉冲输出。 74ls192引脚图74ls192功能表   在该设计中，利用芯片的减计数功能，即时钟脉冲从cpd输入，而cpu接高电平。采用两片芯片级连的方式，低位的借位信号作为高位的时钟信号。高位的借位信号通过与非门控制地位的CP输入，从而当倒计时为00时达到停止计数的目的。置数采用8421BCD码，24转化为8421BCD码为00100100。电路接线如图3.1图3.1倒计时电路3.2秒脉冲信号控制电路                   图3.2脉冲控制电路  图3.2是秒脉冲信号CP的控制电路，控制CP的放行与禁止。当定时时间未到时，74LS192的借位输出信号BO=1，则CP信号受“暂停/连续”开关控制。当定时时间到时，BO=0，CP信号被封闭，计时器保持零状态不变。 3.3译码显示电路  3.3.1共阴极数码管数码显示器可显示系统的运行状态及工作数据，我们所选用的是发光二极管（LED）显示器，它分为两种，共阴极、（BS201/202）与共阳极（BS211/212），我们所选的是共阴极，它是将发光二极管的阴极短接后作为公共极，当驱动信号为高电平时，阴极必须接低电平，才能够发光显示。共阴极数码管的外引脚及内部电路如图3.3.1图3.3.1数码管外引脚及内部电路3.3.2共阴极七段显示译码器74LS48驱动共阴极显示器的译码器输出为高电平有效，所以选用74LS48驱动共阴极的发光二极管显示器。3.3.274LS48外引线排列图与功能表                     74LS48工作原理：译码器输入端为二进制码，经译码器后，输出端分别与七段显示器的的输入端对应连接。⑴消隐（灭灯）输入端BI为低电平有效。当消隐（灭灯）输入端BI =0 时，不论其余输入端状态如何，所有输出为零，数码管七段全暗，无任何显示；当消隐输入端BI =1 时译码器译码。⑵灯测试（试灯）输入端LT 为低电平有效。当灯测试（试灯）输入端=0（/ =1）时，不论其余输入端状态如何，所有输出为1，数码管七段全亮，显示8。可用来检查数码管、译码器有无故障；当灯测试输入端LT =1 时译码器译码。⑶脉冲消隐（动态灭灯）输入RBI 为低电平有效。当RBI =1时，对译码器无影响；当BI =LT =1 时，若RBI =0，输入数码是十进制的零时，数码管七段全暗，不显示；输入数码不为零时，则照常显示。在实际使用中有些零是可以不显示的，如 004.50  中的百位的零可不显示；若百位的零可不显示，则十位的零也可不显示；小数点后第二位的零，不考虑有效位时也可不显示。脉冲消隐输入RBI =0 时，可使不显示的零消隐。